時間：2023-02-04 20:40:04
序論：在您撰寫電子系統(tǒng)設(shè)計論文時，參考他人的優(yōu)秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發(fā)您的創(chuàng)作熱情，引導您走向新的創(chuàng)作高度。
所謂EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)。它是以計算機為工作平臺，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以EDA工具軟件為開發(fā)環(huán)境，以大規(guī)?？删幊踢壿嬈骷LD(ProgrammableLogicDevice)為設(shè)計載體，以專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)、單片電子系統(tǒng)SOC(SystemOnaChip)芯片為目標器件，以電子系統(tǒng)設(shè)計為應用方向的電子產(chǎn)品自動化設(shè)計過程[J]。在此過程中，設(shè)計者只需利用硬件描述語言HDL(HardwareDescriptionlanguage)，在EDA工具軟件中完成對系統(tǒng)硬件功能的描述，EDA工具便會自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至特定目標芯片的適配編譯、邏輯映射和編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒１M管目標系統(tǒng)是硬件，但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效。
現(xiàn)代EDA技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。EDA技術(shù)研究的對象是電子設(shè)計的全過程，有系統(tǒng)級、電路級和物理級各個層次的設(shè)計。EDA技術(shù)研究的范疇相當廣泛，從ASIC開發(fā)與應用角度看，包含以下子模塊：設(shè)計輸入子模塊、設(shè)計數(shù)據(jù)庫子模塊、分析驗證子模塊、綜合仿真子模塊和布局布線子模塊等。EDA主要采用并行工程和“自頂向下”的設(shè)計方法，然后從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯，并用VHDL等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰?/p>
二、EDA技術(shù)的發(fā)展
EDA技術(shù)的發(fā)展至今經(jīng)歷了三個階段：電子線路的CAD是EDA發(fā)展的初級階段，是高級EDA系統(tǒng)的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協(xié)助工程師設(shè)計電子系統(tǒng)的電路圖、印制電路板和集成電路板圖。它可以減少設(shè)計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設(shè)計過程。
EDA技術(shù)中級階段已具備了設(shè)計自動化的功能。其主要特征是具備了自動布局布線和電路的計算機仿真、分析和驗證功能。其作用已不僅僅是輔助設(shè)計，而且可以代替人進行某種思維。
高級EDA階段，又稱為ESDA(電子系統(tǒng)設(shè)計自動化)系統(tǒng)。過去傳統(tǒng)的電子系統(tǒng)電子產(chǎn)品的設(shè)計方法是采用自底而上(Bottom-UP)的程式，設(shè)計者先對系統(tǒng)結(jié)構(gòu)分塊，直接進行電路級的設(shè)計。EDA技術(shù)高級階段采用一種新的設(shè)計概念：自頂而下(TOP-Down)的設(shè)計程式和并行工程(ConcurrentEngineering)的設(shè)計方法，設(shè)計者的精力主要集中在所設(shè)計電子產(chǎn)品的準確定義上，EDA系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級至物理級的設(shè)計。此階段EDA技術(shù)的主要特征是支持高級語言對系統(tǒng)進行描述。可進行系統(tǒng)級的仿真和綜合。
三、基于EDA技術(shù)的電子系統(tǒng)設(shè)計方法
1.電子系統(tǒng)電路級設(shè)計
首先確定設(shè)計方案，同時要選擇能實現(xiàn)該方案的合適元器件，然后根據(jù)具體的元器件設(shè)計電路原理圖。接著進行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析和瞬態(tài)分析。系統(tǒng)在進行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調(diào)試中的信號源和示波器。這一次仿真主要是檢驗設(shè)計方案在功能方面的正確性。仿真通過后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進行PCB板的自動布局布線。在制作PCB板之前還可以進行后分析，包括熱分析、噪聲及竄擾分析、電磁兼容分析和可靠性分析等，并且可以將分析后的結(jié)果參數(shù)反標回電路圖，進行第二次仿真，也稱為后仿真，這一次仿真主要是檢驗PCB板在實際工作環(huán)境中的可行性。
可見，電路級的EDA技術(shù)使電子工程師在實際的電子系統(tǒng)產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現(xiàn)的缺陷消滅在設(shè)計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。2.系統(tǒng)級設(shè)計
系統(tǒng)級設(shè)計是一種“概念驅(qū)動式”設(shè)計，設(shè)計人員無須通過門級原理圖描述電路，而是針對設(shè)計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設(shè)計人員可以把精力集中于創(chuàng)造性概念構(gòu)思與方案上，一旦這些概念構(gòu)思以高層次描述的形式輸入計算機后，EDA系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個設(shè)計。
系統(tǒng)級設(shè)計的步驟如下：
第一步：按照“自頂向下”的設(shè)計方法進行系統(tǒng)劃分。
第二步：輸入VHDL代碼，這是系統(tǒng)級設(shè)計中最為普遍的輸入方式。此外，還可以采用圖形輸入方式(框圖、狀態(tài)圖等)，這種輸入方式具有直觀、容易理解的優(yōu)點。
第三步：將以上的設(shè)計輸入編譯成標準的VHDL文件。對于大型設(shè)計，還要進行代碼級的功能仿真，主要是檢驗系統(tǒng)功能設(shè)計的正確性，因為對于大型設(shè)計，綜合、適配要花費數(shù)小時，在綜合前對源代碼仿真，就可以大大減少設(shè)計重復的次數(shù)和時間，一般情況下，可略去這一仿真步驟。
第四步：利用綜合器對VHDL源代碼進行綜合優(yōu)化處理，生成門級描述的網(wǎng)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。綜合優(yōu)化是針對ASIC芯片供應商的某一產(chǎn)品系列進行的，所以綜合的過程要在相應的廠家綜合庫支持下才能完成。綜合后，可利用產(chǎn)生的網(wǎng)表文件進行適配前的時序仿真，仿真過程不涉及具體器件的硬件特性，較為粗略。一般設(shè)計，這一仿真步驟也可略去。
第五步：利用適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。
第六步：將適配器產(chǎn)生的器件編程文件通過編程器或下載電纜載入到目標芯片F(xiàn)PGA或CPLD中。如果是大批量產(chǎn)品開發(fā)，通過更換相應的廠家綜合庫，可以很容易轉(zhuǎn)由ASIC形式實現(xiàn)。
四、前景展望
21世紀將是EDA技術(shù)的高速發(fā)展時期，EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的發(fā)展方向，并著眼于數(shù)字邏輯向模擬電路和數(shù)?；旌想娐返姆较虬l(fā)展。EDA將會超越電子設(shè)計的范疇進入其他領(lǐng)域隨著集成電路技術(shù)的高速發(fā)展，數(shù)字系統(tǒng)正朝著更高集成度、超小型化、高性能、高可靠性和低功耗的系統(tǒng)級芯片(SoC，SystemonChip)方向發(fā)展，借助于硬件描述語言的國際標準VHDL和強大的EDA工具，可減少設(shè)計風險并縮短周期，隨著VHDL語言使用范圍的日益擴大，必將給硬件設(shè)計領(lǐng)域帶來巨大的變革。
［摘要］本文從EDA技術(shù)的定義及構(gòu)成出發(fā)，系統(tǒng)介紹了EDA技術(shù)的發(fā)展概況，以及基于EDA技術(shù)的電子系統(tǒng)設(shè)計的方法和步驟，快速實現(xiàn)系統(tǒng)數(shù)字集成，具有深刻的理論意義和實際應用價值。
［關(guān)鍵詞］EDA技術(shù)電子系統(tǒng)仿真
二十世紀后半期，隨著集成電路和計算機的不斷發(fā)展，電子技術(shù)面臨著嚴峻的挑戰(zhàn)。由于電子技術(shù)發(fā)展周期不斷縮短，專用集成電路(ASIC)的設(shè)計面臨著難度不斷提高與設(shè)計周期不斷縮短的矛盾。為了解決這個問題，要求我們必須采用新的設(shè)計方法和使用高層次的設(shè)計工具。在此情況下，EDA(ElectronicDesignAutomation即電子設(shè)計自動化)技術(shù)應運而生。隨著電子技術(shù)的發(fā)展及縮短電子系統(tǒng)設(shè)計周期的要求，EDA技術(shù)得到了迅猛發(fā)展。
參考文獻：
[1]譚會生，張昌凡.EDA技術(shù)及應用[M].西安：西安電子科技大學出版社，2001.
一、EDA技術(shù)的定義及構(gòu)成
所謂EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)。它是以計算機為工作平臺，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以EDA工具軟件為開發(fā)環(huán)境，以大規(guī)?？删幊踢壿嬈骷LD(ProgrammableLogicDevice)為設(shè)計載體，以專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)、單片電子系統(tǒng)SOC(SystemOnaChip)芯片為目標器件，以電子系統(tǒng)設(shè)計為應用方向的電子產(chǎn)品自動化設(shè)計過程[J]。在此過程中，設(shè)計者只需利用硬件描述語言HDL(HardwareDescriptionlanguage)，在EDA工具軟件中完成對系統(tǒng)硬件功能的描述，EDA工具便會自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至特定目標芯片的適配編譯、邏輯映射和編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?。盡管目標系統(tǒng)是硬件，但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效。
現(xiàn)代EDA技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。EDA技術(shù)研究的對象是電子設(shè)計的全過程，有系統(tǒng)級、電路級和物理級各個層次的設(shè)計。EDA技術(shù)研究的范疇相當廣泛，從ASIC開發(fā)與應用角度看，包含以下子模塊：設(shè)計輸入子模塊、設(shè)計數(shù)據(jù)庫子模塊、分析驗證子模塊、綜合仿真子模塊和布局布線子模塊等。EDA主要采用并行工程和“自頂向下”的設(shè)計方法，然后從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯，并用VHDL等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰?/p>
二、EDA技術(shù)的發(fā)展
EDA技術(shù)的發(fā)展至今經(jīng)歷了三個階段：電子線路的CAD是EDA發(fā)展的初級階段，是高級EDA系統(tǒng)的重要組成部分。它利用計算機的圖形編輯、分析和存儲等能力，協(xié)助工程師設(shè)計電子系統(tǒng)的電路圖、印制電路板和集成電路板圖。它可以減少設(shè)計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設(shè)計過程。
EDA技術(shù)中級階段已具備了設(shè)計自動化的功能。其主要特征是具備了自動布局布線和電路的計算機仿真、分析和驗證功能。其作用已不僅僅是輔助設(shè)計，而且可以代替人進行某種思維。
高級EDA階段，又稱為ESDA(電子系統(tǒng)設(shè)計自動化)系統(tǒng)。過去傳統(tǒng)的電子系統(tǒng)電子產(chǎn)品的設(shè)計方法是采用自底而上(Bottom-UP)的程式，設(shè)計者先對系統(tǒng)結(jié)構(gòu)分塊，直接進行電路級的設(shè)計。EDA技術(shù)高級階段采用一種新的設(shè)計概念：自頂而下(TOP-Down)的設(shè)計程式和并行工程(ConcurrentEngineering)的設(shè)計方法，設(shè)計者的精力主要集中在所設(shè)計電子產(chǎn)品的準確定義上，EDA系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級至物理級的設(shè)計。此階段EDA技術(shù)的主要特征是支持高級語言對系統(tǒng)進行描述。可進行系統(tǒng)級的仿真和綜合。
三、基于EDA技術(shù)的電子系統(tǒng)設(shè)計方法
1.電子系統(tǒng)電路級設(shè)計
首先確定設(shè)計方案，同時要選擇能實現(xiàn)該方案的合適元器件，然后根據(jù)具體的元器件設(shè)計電路原理圖。接著進行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析和瞬態(tài)分析。系統(tǒng)在進行仿真時，必須要有元件模型庫的支持，計算機上模擬的輸入輸出波形代替了實際電路調(diào)試中的信號源和示波器。這一次仿真主要是檢驗設(shè)計方案在功能方面的正確性。仿真通過后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡(luò)表進行PCB板的自動布局布線。在制作PCB板之前還可以進行后分析，包括熱分析、噪聲及竄擾分析、電磁兼容分析和可靠性分析等，并且可以將分析后的結(jié)果參數(shù)反標回電路圖，進行第二次仿真，也稱為后仿真，這一次仿真主要是檢驗PCB板在實際工作環(huán)境中的可行性。
可見，電路級的EDA技術(shù)使電子工程師在實際的電子系統(tǒng)產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現(xiàn)的缺陷消滅在設(shè)計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。
2.系統(tǒng)級設(shè)計
系統(tǒng)級設(shè)計是一種“概念驅(qū)動式”設(shè)計，設(shè)計人員無須通過門級原理圖描述電路，而是針對設(shè)計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設(shè)計人員可以把精力集中于創(chuàng)造性概念構(gòu)思與方案上，一旦這些概念構(gòu)思以高層次描述的形式輸入計算機后，EDA系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個設(shè)計。
系統(tǒng)級設(shè)計的步驟如下：
第一步：按照“自頂向下”的設(shè)計方法進行系統(tǒng)劃分。
第二步：輸入VHDL代碼，這是系統(tǒng)級設(shè)計中最為普遍的輸入方式。此外，還可以采用圖形輸入方式(框圖、狀態(tài)圖等)，這種輸入方式具有直觀、容易理解的優(yōu)點。
第三步：將以上的設(shè)計輸入編譯成標準的VHDL文件。對于大型設(shè)計，還要進行代碼級的功能仿真，主要是檢驗系統(tǒng)功能設(shè)計的正確性，因為對于大型設(shè)計，綜合、適配要花費數(shù)小時，在綜合前對源代碼仿真，就可以大大減少設(shè)計重復的次數(shù)和時間，一般情況下，可略去這一仿真步驟。
第四步：利用綜合器對VHDL源代碼進行綜合優(yōu)化處理，生成門級描述的網(wǎng)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。綜合優(yōu)化是針對ASIC芯片供應商的某一產(chǎn)品系列進行的，所以綜合的過程要在相應的廠家綜合庫支持下才能完成。綜合后，可利用產(chǎn)生的網(wǎng)表文件進行適配前的時序仿真，仿真過程不涉及具體器件的硬件特性，較為粗略。一般設(shè)計，這一仿真步驟也可略去。
第五步：利用適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。:
第六步：將適配器產(chǎn)生的器件編程文件通過編程器或下載電纜載入到目標芯片F(xiàn)PGA或CPLD中。如果是大批量產(chǎn)品開發(fā)，通過更換相應的廠家綜合庫，可以很容易轉(zhuǎn)由ASIC形式實現(xiàn)。
四、前景展望
21世紀將是EDA技術(shù)的高速發(fā)展時期，EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的發(fā)展方向，并著眼于數(shù)字邏輯向模擬電路和數(shù)?；旌想娐返姆较虬l(fā)展。EDA將會超越電子設(shè)計的范疇進入其他領(lǐng)域隨著集成電路技術(shù)的高速發(fā)展，數(shù)字系統(tǒng)正朝著更高集成度、超小型化、高性能、高可靠性和低功耗的系統(tǒng)級芯片(SoC，SystemonChip)方向發(fā)展，借助于硬件描述語言的國際標準VHDL和強大的EDA工具，可減少設(shè)計風險并縮短周期，隨著VHDL語言使用范圍的日益擴大，必將給硬件設(shè)計領(lǐng)域帶來巨大的變革。
參考文獻：
[1]譚會生，張昌凡.EDA技術(shù)及應用[M].西安：西安電子科技大學出版社，2001.
1系統(tǒng)設(shè)計需求分析
在系統(tǒng)設(shè)計中，要確定用戶角色。在互聯(lián)網(wǎng)電子商務系統(tǒng)中，其角色為客戶。因為，角色并不是都表示人，也可以是外部系統(tǒng)。所以，本系統(tǒng)的數(shù)據(jù)庫處理角色就是一個外部系統(tǒng)?？蛻粼诘顷懙诫娮由虅障到y(tǒng)的首頁時，可以根據(jù)需求選擇商品，并能夠?qū)⑸唐芳尤氲较到y(tǒng)的購物車之中，然后用戶在判斷商品價值后，基于購買決策為商品付賬，就相當于完成一次電子商務交易，提升系統(tǒng)可用性[13-15]。在整個電子商務系統(tǒng)設(shè)計中，可以確保該電子商務系統(tǒng)設(shè)計完成后符合用戶實際應用需求。
2基于UML設(shè)計實現(xiàn)電子商務系統(tǒng)
2.1系統(tǒng)總體結(jié)構(gòu)設(shè)計
采用UML對象建模，在財務軟件的客戶端與數(shù)據(jù)庫之間可以加入了一個中間層，將財務軟件應用程序的將業(yè)務規(guī)則、數(shù)據(jù)訪問以及合法性校驗等放到中間層進行處理。系統(tǒng)的客戶端采用JavaScript、Java等網(wǎng)絡(luò)編程語言編寫，其腳本程序簡單易用、靈活性強，可以控制整個Web頁面。其總體結(jié)構(gòu)如圖1所示。
2.2系統(tǒng)功能設(shè)計
對于UML對象建模中，在設(shè)計電子商務系統(tǒng)中，能夠用統(tǒng)一的UML建模語言，構(gòu)建電子商務系統(tǒng)，提升系統(tǒng)軟件的可用性。其電子商務系統(tǒng)功能設(shè)計如圖2所示。用戶管理：主要通過全局變量，記錄系統(tǒng)中的登錄用戶信息。商品管理：查看商品基本信息；根據(jù)商品名稱查看商品；對查詢結(jié)果進行操作。電子商務購物管理：用戶查看商品，選擇要購買的商品；能夠?qū)⒂脩暨x中的商品加入到電子商務系統(tǒng)的購物車中，并且確保購物車信息也可以依據(jù)用戶需求變化，動態(tài)的更改購物車數(shù)據(jù)。
2.3分析電子商務系統(tǒng)業(yè)務流程
該電子商務系統(tǒng)是針對消費者購買商品設(shè)計的。消費者分為兩類，一類是會員，若是某會員要購買，直接登錄網(wǎng)站，就可以購買所需要的商品了；另一類是普通瀏覽者，該瀏覽者可以瀏覽網(wǎng)站基本信息，若要購買，則必須確保系統(tǒng)的用戶先進行注冊之后，才可以在該電子商務網(wǎng)站中購買展示的商品。并且，基于UML技術(shù)，用戶在注冊成系統(tǒng)用戶后，就可以選擇所需的商品，同時系統(tǒng)將會為用戶生成商品訂單，確保電子商務系統(tǒng)能夠滿足用戶使用需求。電子商務系統(tǒng)的主要業(yè)務流程，如圖3所示。
2.4UML建模設(shè)計
對象設(shè)計：UML對象建模中，確定設(shè)計模型中的類、關(guān)聯(lián)、接口和現(xiàn)實服務的算法?？梢愿鶕?jù)動態(tài)模型中的行為和功能模型中的用例描述確定類的服務，然后設(shè)計實現(xiàn)服務的數(shù)據(jù)結(jié)構(gòu)和算法，主要是選擇能正確描述信息的邏輯結(jié)構(gòu)和相應的能夠高效實現(xiàn)算法的物理結(jié)構(gòu)。在UML中，一個系統(tǒng)由若干個用例圖描述，用例圖的主要元素是用例和角色。如圖，是在網(wǎng)上商店系統(tǒng)經(jīng)理的用例圖如圖4。優(yōu)化設(shè)計：UML對象建模中，還能夠從效率和清晰性角度優(yōu)化對象模型[15]，提高效率和調(diào)整繼承關(guān)系；采用抽象與具體的方法來優(yōu)化繼承關(guān)系，增加派生屬性和派生關(guān)聯(lián)可以提高訪問效率，以實現(xiàn)財務軟件代碼共享、減少冗余。在UML中，顯示了互聯(lián)網(wǎng)電子商務系統(tǒng)的類圖。上圖顯示了從用戶登陸首頁選擇商品到結(jié)帳離開類之間的關(guān)系，分別由4種類圖組成。主要就是將JSP與Servlet技術(shù)聯(lián)合使用，從而實現(xiàn)對電子商務系統(tǒng)的用戶提供動態(tài)的內(nèi)容服務。設(shè)計對象約束：基于UML對象建模的財務軟件設(shè)計中，無論是消費者、商戶還是銀行員工都可以通過Internet訪問該系統(tǒng)，完成各自授權(quán)的活動、工作。
3系統(tǒng)應用效益分析
以基于UML的電子商務系統(tǒng)開發(fā)為視角，以MyEclipse6.0開發(fā)平臺為開發(fā)環(huán)境，介紹基于UML建模技術(shù)，并結(jié)合實例說明面向?qū)ο筌浖墓ぷ鬟^程。實踐表明，基于Java三層架構(gòu)設(shè)計的軟件系統(tǒng)結(jié)構(gòu)清晰、便于維護，具有代碼復用之功能?；赨ML設(shè)計出的互聯(lián)網(wǎng)電子商務系統(tǒng)，系統(tǒng)的結(jié)構(gòu)清晰、便于維護，能夠構(gòu)造一個科學準確的互聯(lián)網(wǎng)電子商務系統(tǒng)模型，提升系統(tǒng)設(shè)計質(zhì)量，提升12.0%，將設(shè)計好的系統(tǒng)應用到實踐中發(fā)揮積極的應用效益。在本次電子商務系統(tǒng)設(shè)計中，基于UML技術(shù)，分析電子商務系統(tǒng)的建模開發(fā)工作，將UML應用到系統(tǒng)開發(fā)過程中，不僅可以提升系統(tǒng)開發(fā)工的靈活性，也可以提升系統(tǒng)的可擴展性與維護性，使設(shè)計完成的系統(tǒng)更具用戶使用性能，發(fā)揮積極應用效益。
4結(jié)論
綜上所述，在設(shè)計電子商務系統(tǒng)中，應用UML技術(shù)，具有應用價值，可以在實踐電子商務系統(tǒng)設(shè)計中推廣應用該技術(shù)。
作者:龐敏 單位:寶雞職業(yè)技術(shù)學院
參考文獻：
[1]藍鷹.基于UML的高校圖書電子商務系統(tǒng)分析和設(shè)計[J].智能計算機與應用，2014（4）:43-46.
[2]趙永紅，劉利民，魏家瑞，等.基于多層架構(gòu)的B2C電子商務系統(tǒng)的建模研究[J].內(nèi)蒙古工業(yè)大學學報；自然科學版，2011，30（1）:47-53.
[3]何耀光，康汶，詹先信，等.基于UML的電子商務在線銷售系統(tǒng)分析與設(shè)計[J].計算機與現(xiàn)代化，2011（2）:171-174.
[4]侯秀美.基于UML的電子商務系統(tǒng)建模及應用研究[D].南昌：南昌大學，2012.
[5]唐路其.基于UML的電子商務系統(tǒng)的建模及實現(xiàn)[D].南昌：南昌大學，2014.
[6]賈鳳玲，李小天.UML在電子商務網(wǎng)上支付系統(tǒng)建模中的應用[J].福建電腦，2015（4）:38-40.
[7]倪芳.基于MVC的電子商務系統(tǒng)的設(shè)計與實現(xiàn)[D].廈門：廈門大學，2014.
[8]譚敏，范強.電子商務數(shù)字取證模型設(shè)計[J].網(wǎng)絡(luò)安全技術(shù)與應用，2014（7）:110-111.
[9]劉定智.電子商務站點設(shè)計中的UML用例新應用[J].科學與財富，2012（2）:104-104.
[10]華文立.基于Java三層架構(gòu)的電子商務系統(tǒng)設(shè)計與實現(xiàn)[J].蚌埠學院學報，2015（2）:7-11.
[11]李傳煌，王偉明，施銀燕，等.一種UML軟件架構(gòu)性能預測方法及其自動化研究[J].軟件學報，2013（7）:1512-1528.
[12]胡文生，趙明，楊劍峰，等.敏捷開發(fā)過程中的迭代策略分析[J].微電子學與計算機，2012，29（5）:165-169.
[13]王蘋.基于UML建模的銷售系統(tǒng)研究[J].煤炭技術(shù)，2011，30（6）:268-270.
論文摘要：視聽電子郵件系統(tǒng)是針對傳統(tǒng)電子郵件系統(tǒng)的創(chuàng)新，文章敘述了系統(tǒng)構(gòu)思、系統(tǒng)結(jié)構(gòu)和系統(tǒng)設(shè)計中解決的主要技術(shù)問題。對其中的郵件客戶端模塊、媒體文件接收模塊等主要程序模塊的工作原理，模塊結(jié)構(gòu)，功能詳細介紹。最后，對系統(tǒng)開發(fā)作了總結(jié)和展望。
【Keywords】AudiovisualE-mail;Structureofsystem;WindowsMediaServer；ASF.中國
【Abstract】TheaudiovisualE-mailsystemistheinnovationwhichaimsattraditionalE-mailsystem,thearticledescribessystemtoconceiveoutlineandresolvesinstructureofasystemandsystemdesignofcardinaltechniqueproblem.Amodelofthemailclient,amodelofthemediumdocumentreceives,andsoonmainprogrammoduleprincipleofwork,modularstructure,functiondetailedintroduction.Endmadesummaryandoutlooktothesystemdevelopment.
1概述
電子郵件作為Internet網(wǎng)信息交流方式為人們廣泛采用，隨信息技術(shù)的發(fā)展人們對視聽媒體信息交流有了更多的要求。目前，以電子郵件發(fā)送視、聽媒體信息采用2種方式實現(xiàn)：1.視、聽媒體以附件發(fā)送；2.視、聽媒體信息存放地址的超鏈接，通過超鏈接可以下載或點播觀看。以上方式不足的是：需求收發(fā)方郵箱都有大的附件空間；媒體信息私密性弱；郵件系統(tǒng)視、郵件系統(tǒng)視、聽功能集成度弱。
我們設(shè)計的視、聽郵件系統(tǒng)，實現(xiàn)了視聽收發(fā)功能的集成。克服了目前電子郵件系統(tǒng)發(fā)送視、聽媒體信息的不足。系統(tǒng)的基本工作模式是：在客戶端完成采集、編碼、加密媒體信息，通過網(wǎng)絡(luò)上傳媒體信息到郵件服務器和流媒體服務器。在郵件接收客戶端，通過帳號、口令到郵件服務器和流媒體服務器接收郵件，郵件中如有媒體信息的話直接點擊就可以通過流媒體服務器直接傳輸并在接收客戶端播放。該系統(tǒng)是我們提出的一種具有特定功能的郵件系統(tǒng)，系統(tǒng)已經(jīng)設(shè)計實現(xiàn)，并已通過項目專家組的驗收。
2系統(tǒng)設(shè)計
2.1系統(tǒng)功能
系統(tǒng)建立在流媒體技術(shù)基礎(chǔ)上，具有在線觀看音、視頻信件的電子郵件系統(tǒng)，包括：客戶端、郵件服務器與媒體服務器三部分組成。郵件客戶端完成郵件編輯、音視頻數(shù)據(jù)采集、音視頻數(shù)據(jù)壓縮/加密，上傳至媒體服務器；媒體服務器存儲媒體數(shù)據(jù)并返回媒體訪問信息，發(fā)信端接收并處理媒體訪問信息，然后將信送至郵件服務器。
接收郵件客戶端，登入郵件服務器后收到發(fā)來的郵件，郵件的媒體內(nèi)容保存在媒體服務器上。郵件客戶端收到的僅僅是媒體內(nèi)容在媒體服務器上的存儲信息，通過點播連接客戶端與服務器，內(nèi)容以ASF（AdvancedStreamingFormat(ASF)/高級流格式）流從服務器傳到客戶端實時播放。系統(tǒng)工作原理如圖1所示。
2.2系統(tǒng)結(jié)構(gòu)
系統(tǒng)由三部分構(gòu)成：郵件客戶端、流媒體服務器、郵件服務器，如圖2所示。
2.2.1郵件客戶端模塊
由10個子模塊組成，如圖3所示。
2.2.2流媒體服務器模塊
由文件接收模塊、WindowsMediaServer組件、多媒體數(shù)據(jù)庫組成。文件接收模塊運行在流媒體服務器上，實現(xiàn)文件的接收功能。主要用于接收來自客戶端軟件上傳的文件。并把接收到的文件放置在流媒體服務器上，供流媒體服務處理。
文件接收模塊框圖，如圖4所示：
2.3系統(tǒng)實現(xiàn)
2.3.1開發(fā)環(huán)境與運行平臺
郵件客戶端運行在Windows2000或以上操作系統(tǒng)平臺，流媒體服務器、郵件服務器模塊運行在WindowsServer2000操作系統(tǒng)平臺。開發(fā)環(huán)境有WindowsMedia9、WinMail4.2、Delphi7.0開發(fā)平臺。
2.3.2系統(tǒng)運行界面
1.郵件客戶端界面：
中國-2.視頻采集界面：
3系統(tǒng)設(shè)計技術(shù)問題
3.1媒體文件接收模塊
WindowsMedia服務器能夠用.asf、.wma、.MP3和.wav格式向郵件客戶端提供多媒體內(nèi)容。ASF是建議的流格式，若選擇傳送流式化.wav或.MP3格式文件，服務器性能會受影響。ASF是一種支持在各類網(wǎng)絡(luò)和協(xié)議下進行數(shù)據(jù)傳遞的公開標準。ASF是一種數(shù)據(jù)格式，適于通過網(wǎng)絡(luò)發(fā)送多媒體流，也同樣適于在本地播放。中國
文件接收模塊運行在流媒體服務器上，實現(xiàn)媒體文件的接收、媒體文件數(shù)據(jù)標記、媒體文件的傳輸與管理功能。媒體文件接收模塊框圖，如圖4所示，與WindowsMedia服務器同時啟動，監(jiān)聽服務端口：5555，程序源代碼略。
3.2媒體信息的編碼/解碼
在郵件客戶端媒體信息的采集、上傳與接受播放是系統(tǒng)設(shè)計中必須認真考慮和解決的問題，與系統(tǒng)結(jié)構(gòu)密切相關(guān)。流媒體的使用，客戶端經(jīng)過網(wǎng)絡(luò)接收媒體內(nèi)容并通過客戶端媒體解碼功能，實時播放媒體內(nèi)容。流媒體大大減少了客戶端上的等待時間和存儲需求。
WindowsMediaTools/WindowsMedia工具，是一套用來為WindowsMedia服務創(chuàng)建ASF內(nèi)容的工具。這些工具包含WindowsMedia編碼器、WindowsMediaAuthor和WindowsMediaASF索引程序；轉(zhuǎn)換實用工具VidToASF和WavToASF；以及文件工具ASFCheck和ASFChop。
郵件客戶端模塊通過控件直接調(diào)用WindowsMedia編碼器采集、編碼完成媒體信息的采集編碼，也可通過編碼器完成媒體文件格式的轉(zhuǎn)換。對媒體信息編碼為ASF流，它可按任何基礎(chǔ)網(wǎng)絡(luò)傳輸協(xié)議傳輸。ASF流通過多播或單播從WindowsMedia服務器流向客戶端。
對ASF流媒體文件測試，視頻（分辨度：800×600；比特率：42kbps；幀/秒：8），音頻(比特率:32kbps)，編碼與分辨度和時間成正比，測試結(jié)果如圖7所示。
4結(jié)束語
視聽電子郵件系統(tǒng)作為對傳統(tǒng)郵件的創(chuàng)新，通過設(shè)計、實驗，探索出系統(tǒng)構(gòu)造的可行性方案，在此基礎(chǔ)上完成了系統(tǒng)的設(shè)計實現(xiàn)。我們主要設(shè)計、編碼完成了郵件客戶端模塊；媒體文件接收模塊等程序模塊。系統(tǒng)通過測試、運行達到了功能要求，并通過了項目演示和驗收。
隨計算機媒體技術(shù)的發(fā)展，對今后工作有如下展望：（1）使系統(tǒng)功能完善，能夠滿足應用需求；（2）在視聽電子郵件系統(tǒng)開發(fā)基礎(chǔ)上，開發(fā)出更多符合社會需求的視聽系統(tǒng)。
參考文獻：
[1]WindowsMedia服務幫助文件[Z]
[2]MediaFoundationProgrammingGuide,MicrosoftMediaFoundationSDK[Z]
[3]張海藩.軟件工程導論[M].4版北京清華大學出版社,2003.
[4]朱亮.Delphi7多媒體應用技術(shù)與實例[M].1版北京中國水利水電出版社,2003.
安全電子郵件管理的設(shè)計
（一）“三員”分離管理按保密規(guī)定，管理員分開管理，系統(tǒng)管理員、安全保密管理員和安全審計員的權(quán)限設(shè)置應相互獨立、相互制約。安全保密管理員與安全審計員不得由一人兼任。系統(tǒng)管理員主要負責系統(tǒng)的日常運行維護工作；安全保密管理員主要負責系統(tǒng)的日常安全保密管理工作，包括用戶賬號管理以及安全保密設(shè)備和系統(tǒng)所產(chǎn)生日志的審查分析；安全審計員主要負責對系統(tǒng)管理員、安全保密管理員和操作行為進行審計跟蹤分析和監(jiān)督檢查，以及時發(fā)現(xiàn)違規(guī)行為，并定期向系統(tǒng)安全保密管理機構(gòu)匯報相關(guān)情況。針對“三權(quán)分立”的要求，郵件系統(tǒng)中采用分級保護措施，保證了文件基于安全網(wǎng)絡(luò)內(nèi)進行數(shù)據(jù)傳輸?shù)墓ぷ?，確保每一個操作行為都有記錄，可供查閱與審計。密級標示管理實現(xiàn)郵件的安全保密，其基礎(chǔ)是對郵件進行密級標識管理，也就是對郵件設(shè)置密級，郵件的正文和附件可以分別設(shè)置密級，郵件的密級以兩者中最高的密級標識。對于附件文檔，可以使用第三方密級標志文檔開發(fā)接口，一般實現(xiàn)對office文檔的隱示和顯示標密（通過加密手段寫入Office文件頭中），并保證標志與正文的不可分割、不可篡改。流向控制管理按照分級保護的要求，低密級用戶不能處理高密級數(shù)據(jù)、高密級數(shù)據(jù)不能流向低密級、低密級用戶不能接收高密級數(shù)據(jù)。在對郵件進行了密級標識和對用戶設(shè)置了密級之后，郵件系統(tǒng)中設(shè)置流向控制，對于違背流向原則的拒絕投遞郵件。
基于Postfix的安全電子郵件系統(tǒng)的實現(xiàn)
電子郵件系統(tǒng)采用的部件包括MTA為Postfix，POP3/IMAP服務采用DoveCot，WebMail采用RoundCubeWebMail，認證為Cyrus-SASL。同時，對其保密管理進行擴展。組織架構(gòu)管理與身份認證組織架構(gòu)支持和身份認證提供電子郵件保密管理的基礎(chǔ)，組織機構(gòu)的樹形結(jié)構(gòu)，可以清楚知道組織機構(gòu)之間的關(guān)聯(lián)及上下級關(guān)系，實現(xiàn)SSO（單點登錄），并和其它應用系統(tǒng)集成。一種方法是采用LDAP+CA的方式，用戶身份信息保存在LDAP信息庫中，由CA對其頒發(fā)證書，通過公鑰技術(shù)可實現(xiàn)數(shù)字簽名和加密。本文采用Ucenter解決方案，在Ucenter的數(shù)據(jù)庫集中存儲用戶信息，郵件系統(tǒng)和其它應用則和Ucenter接口（通行證），實現(xiàn)用戶管理的同步，具體實現(xiàn)是開發(fā)了一個RoundCube的UCenter插件。在郵件系統(tǒng)中，管理員通過組織結(jié)構(gòu)樹方便、快捷的查找相應用戶，可查看用戶在系統(tǒng)中運行情況，及有多少封郵件，用了多少空間等等。在用戶端體現(xiàn)為組織通訊錄，只要用戶登錄電子郵箱，打開組織通訊錄就看到完整的組織聯(lián)系人信息。聯(lián)系人按部門分組，方便用戶查詢組織里所有用戶的聯(lián)絡(luò)信息。組織通訊錄只提供瀏覽和搜索聯(lián)系人信息，不提供修改、刪除、改名等操作。密級標示及郵件流轉(zhuǎn)控制按照RFC822規(guī)定，每封郵件都有兩個部分：信頭和主體。信頭是一系列的字段；主體指發(fā)送給收件人的數(shù)據(jù)，包括文本或文件。一個空字符串將兩者分開，也就是說一個空字符串標記了信頭的結(jié)束。信頭部分的字段可分為兩類：一類是由電子郵件程序產(chǎn)生的，另一類是郵件通過SMTP服務器時加上的?？捎捎脩舻泥]件程序控制的信頭字段不是所有的字段都是必須的，實際上可以忽略形成信頭這一步驟而只發(fā)送正文，讓SMTP服務器加上必需字段，如From郵件作者，Sender發(fā)信人等。除了標準字段外，信頭還可以包含用戶自定義的字段。這些用戶自定義的字段名必須由X開始。例如：X-SecretLevel，在寫郵件的時候，就要明確郵件的密級。對于Webmail，直接寫入在roundcube的模版中，而對于outlook等客戶端，就需要增加一個擴展插件。有了密級標示和用戶的身份信息，系統(tǒng)就基于此對郵件的流轉(zhuǎn)進行控制，主要是發(fā)件控制，控制點有兩個選擇，一是MUA層：在用戶發(fā)送郵件之前，就進行一次郵件檢查，查看收件人的密級和郵件的密級是否匹配。遵循郵件發(fā)送的規(guī)則，低密級用戶不能處理高密級數(shù)據(jù)，高密級郵件不能流向低密級用戶。而當前用戶的處理郵件最高密級權(quán)限由用戶自身的權(quán)限來定。第二個是MTA層：在Postfix投遞之前進行內(nèi)容過濾的時候，調(diào)用一個密級檢查代碼模塊。本文基于時間選用的是第一種方式。此外，對于沒有標識密級的郵件，有兩種處理策略：拒收，退信要求加上密級標頭；或者默認為非密郵件。處理策略可以通過Postfix中配置一個郵件頭過濾規(guī)則實現(xiàn)。日志系統(tǒng)與三員管理首先是要打開各個組件的syslog日志開關(guān)，同時，對于WebMail，還需要自己建立一套日志設(shè)施，對用戶、管理員的所有操作進行集中處理。其后，三種身份的管理員各司其職。
1.1ARM處理部分
針對ARM內(nèi)核的高速可順序執(zhí)行特性，更適合處理復雜協(xié)議信息。ARM處理部分在設(shè)計中主要負責協(xié)議層處理工作，包括通信信息、人機交互設(shè)定、系統(tǒng)工作參數(shù)監(jiān)測、報警數(shù)據(jù)設(shè)定、監(jiān)測以及系統(tǒng)數(shù)據(jù)分析處理等多方面的工作，整體采用搶占式進行多任務分配，提高CPU利用率以及系統(tǒng)魯棒性。
1.2FPGA控制部分
總體來看，F(xiàn)PGA主要負責硬件設(shè)備底層驅(qū)動的讀寫，作為ARM的一個外部擴展RAM進行外設(shè)數(shù)據(jù)交換，所有FPGA采集、輸出的數(shù)據(jù)均可通過ARM的可變靜態(tài)存儲控制器(FlexibleStaticMemoryController，F(xiàn)SMC)總線讀寫。在設(shè)計中運用FPGA獨特的可多任務并行執(zhí)行的特性，F(xiàn)PGA控制部分主要負責外部通信模式的選擇；外部模擬信號的采集、輸出溫度的控制、時鐘同步、時鐘移相、數(shù)碼管計數(shù)顯示等多項功能的處理。在外部模擬量、氫原子鐘內(nèi)爐溫度采集部分，由FPGA內(nèi)部硬件采用狀態(tài)機形式通過兩片AD7490D對外部32路模擬量采集，并直接用模數(shù)轉(zhuǎn)換器進行控制處理；另一個狀態(tài)機通過熱敏電阻對內(nèi)爐頂，上，底等三部分溫度進行采集；在溫度輸出控制部分，通過三路PWM控制方式，以外部溫控器作為驅(qū)動信號，調(diào)節(jié)加熱功率。在模數(shù)轉(zhuǎn)換部分由專用基準電壓芯片REF192產(chǎn)生參考電壓，溫度轉(zhuǎn)換經(jīng)過帶有前置運算放大器（Operationalamplifier，OP）的模數(shù)轉(zhuǎn)換器進行采樣，并同時具有抑制50Hz抑制功能，以抵消測量中所產(chǎn)生的工頻干擾。在通信電路的設(shè)計部分由FPGA來選擇所采用的通信方式，其中串口通信采用隔離式電平變換芯片，避免電平不兼容或是不同設(shè)備間的靜電釋放（Electro-Staticdischarge，ESD）所帶來的放電損壞；以太網(wǎng)部分采用專用以太網(wǎng)接口模塊，可同時兼容TCP/IPv4、用戶數(shù)據(jù)報協(xié)議（UserDatagramProtocol，UDP）等。
1.串口通信接口的電路設(shè)計
原本的串口通信設(shè)計為了滿足兩路串口通信的技術(shù)指標，采用AT89C52結(jié)合通用同步異步接收發(fā)送器8251A實現(xiàn)雙串口的擴展。本文采用ADM3251E[3]來解決多路串口的通信功能。ADM3251E是一款高速、2.5kV完全隔離、單通道RS-232/V.28收發(fā)器、具有isoPower隔離電源的雙通道數(shù)字隔離器，設(shè)計中無需使用單獨的隔離DC-DC轉(zhuǎn)換器。由于RIN和TOUT引腳提供高壓ESD保護，因此該器件非常適合在惡劣的電氣環(huán)境中工作，或頻繁插拔RS-232電纜的場合。ADM3251E采用ADI公司的芯片級變壓器iCoupler技術(shù)，能夠同時用于隔離邏輯信號和集成式DC-DC轉(zhuǎn)換器，因此該器件可提供整體隔離解決方案。
2.ADC模擬量采樣電路設(shè)計改進
原本的ADC采樣電路使用兩片ADC0816。ADC0816是逐次比較式16路8位A/D轉(zhuǎn)換器，其內(nèi)部包含有一個8位A/D轉(zhuǎn)換器和16路的單端模擬信號多路轉(zhuǎn)換開關(guān)，轉(zhuǎn)換精度為1/2LSB，轉(zhuǎn)換時間為100us（時鐘頻率為640KHz）。改進設(shè)計中采用AD7490，它是一款12位高速、低功耗逐次逼近型ADC。同時AD7490采用單電源工作，電源電壓為2.7V至5.25V，最高吞吐量可達1MSPS；其內(nèi)置一個低噪聲、寬帶寬采樣/保持放大器，可處理1MHz以上的輸入頻率；轉(zhuǎn)換過程和數(shù)據(jù)采集過程通過CS和串行時鐘進行控制，從而為器件與微處理器接口創(chuàng)造了條件。
3.溫度控制部分的設(shè)計改進
溫度對于氫原子鐘來說是個很重要的因素，溫度控制不好會引起氫原子鐘穩(wěn)定度變差；溫度失控會直接導致氫原子鐘沒有中頻信號輸出。因此在溫度控制的設(shè)計中首先要做到可靠、穩(wěn)定。原先的溫度控制系統(tǒng)采用模擬控制多塊電路板各溫度區(qū)域獨立控制模式，其缺點是變?nèi)荻O管參數(shù)數(shù)值不在正常工作范圍內(nèi)之后，需要人為調(diào)整電路板的電位器，即通過人為改變電阻的模式來達到調(diào)整溫度的目的。在數(shù)字化智能溫控設(shè)計中采用AD7792[4]，AD7792具有兩個高精度的可編程恒流激勵源，內(nèi)置有可編程的儀表放大器，可以對不同的輸入信號選擇相對應的放大倍數(shù)，實現(xiàn)信號的匹配。它內(nèi)置16位ADC，采用SPI串行接口，容易實現(xiàn)光耦隔離，有三路差分模擬輸入，可以滿足設(shè)計中分別對內(nèi)爐頂，上，底三部分溫度進行采集的設(shè)計要求。AD7792為適應高精度測量應用的低功耗、低噪聲、完整模擬前端，內(nèi)置一個低噪聲、帶有三個差分模擬輸入的16位Σ-Δ型ADC。它還集成了片內(nèi)低噪聲儀表放大器，因而可直接輸入小信號；內(nèi)置一個精密低噪聲、低漂移內(nèi)部帶隙基準電壓源，而且也可采用一個外部差分基準電壓。圖2中所示CHAN表示溫度區(qū)域，其中CH1代表內(nèi)爐頂，CH2代表內(nèi)爐上，CH3代表內(nèi)爐底；ACTU代表采樣溫度數(shù)值，SET代表設(shè)定溫度數(shù)值，OUT代表了輸出功率的大小。
4.移相同步精度設(shè)計改進
傳統(tǒng)控制板同步精度為100ns±邏輯門延時（約幾個ns），移相分辨率為0.1us。經(jīng)過設(shè)計改進后，采用獨特的先倍頻后同步技術(shù)，可大大提高移相同步分辨率。在本次應用中，先對外部輸入的10MHz方波信號，經(jīng)過FPGA內(nèi)部的鎖相環(huán)（PhaseLockedLoop，PLL）的配置進行零度移相五倍頻，得到和輸入信號零相位差的50MHz信號。上一幅為10MHz信號波形，下一幅為倍頻后的50MHz方波信號波形。
5.DDS電路設(shè)計部分
之前控制板在綜合器設(shè)計輸出時，采用AT89C52驅(qū)動三片74LS595串入并出輸出6位8421碼共24位數(shù)據(jù)信息經(jīng)25芯彎角插座（DR-25）將數(shù)據(jù)傳輸至接收機控制板，再由CPLD處理后輸出所需的頻率信號。而目前設(shè)計中選取AD9956[5]，使用直接數(shù)字式頻率合成器（DirectDigitalSynthesizer，DDS）技術(shù)直接從監(jiān)控板輸出所需的頻率信號，AD9956是由美國AnalogDevice公司推出的高性能的DDS芯片，提供速度高達400MHz的內(nèi)部時鐘，可合成頻率高達160MHz，支持2.7GHz的時鐘輸入(可選2，4或8分頻)、內(nèi)部集成14位的D／A轉(zhuǎn)換器，具備快速頻率轉(zhuǎn)換、精細頻率分辨率和低相位噪聲輸出的性能，適用于快速跳頻頻率合成器的設(shè)計，本設(shè)計DDS輸出頻率信號可以根據(jù)鍵盤鍵入的頻率值不同而輸出不同的頻率值。
6.存儲器設(shè)計改進
氫原子鐘必需具有對時間以及對所監(jiān)測數(shù)據(jù)實時保存的功能。然而外部存儲器的選擇也是多種多樣的，目前應用最多的仍是SRAM、EEPROM及NVRAM這三種方案。我們目前使用的存儲器就是采用SRAM加后備電池的模式，型號62256，它是組織結(jié)構(gòu)為32K*8位字長的高性能CMOS靜態(tài)RAM。在設(shè)備掉電的情況下，存儲數(shù)據(jù)易丟失。同時SRAM加后備電池的方法增加了硬件設(shè)計的復雜性，降低了系統(tǒng)的可靠性；EEPROM方式可擦寫次數(shù)較少(約10萬次)，且寫操作時間較長(約10ms)；而NVRAM的價格問題又限制了它的普遍應用。因此越來越多的設(shè)計者將目光投向了新型的非易失性鐵電存儲器(FRAM)。鐵電存儲器具有以下幾個優(yōu)點：可以總線速度寫入數(shù)據(jù)，而且在寫入后不需要任何延時等待；有近乎無限次擦寫壽命；數(shù)據(jù)保持45年不丟失；具有較低的功耗。設(shè)計中采用的FM25L16是串行FRAM。其內(nèi)部存儲結(jié)構(gòu)形式為2k×8位，地址范圍為0000H~07FFH，F(xiàn)M25L16支持SPI方式0和方式3。具有先進的寫保護設(shè)計，包括硬件保護和軟件保護雙重保護功能。FM25L16的數(shù)據(jù)讀寫速度能達到18MHz，可與當前高速的RAM相媲美。結(jié)束語從設(shè)計的測試結(jié)果來看，全新的設(shè)計模式對電路的性能，可靠性，穩(wěn)定性等多方面都有很大的提高，具體表現(xiàn)如下所示：
（1）設(shè)計中采用AD7490替代ADC0816，從而使得ADC精度提高8bit升級到12bit，精度提高了16倍，并且無需經(jīng)過外接模擬開關(guān)，減少了信號經(jīng)過多個模擬芯片引起誤差。
（2）溫度控制系統(tǒng)采用全數(shù)字化設(shè)計模式，提高測量精度，降低干擾，可避免處理運放電路所造成的對溫度飄移的影響以及多級模擬帶來的累計誤差，最重要的一點就是不用再人為的通過改變電阻模式來達到調(diào)整溫度的目的。
（3）綜合器設(shè)計部分采用DDS處理技術(shù)，直接從監(jiān)控板輸出所需頻率信號，從而大大減少設(shè)計中潛在的故障點，大大提高了設(shè)計的可靠性，穩(wěn)定性。
因為電子設(shè)計自動化的實踐性與技能性，使得電子設(shè)計自動化需要人們真正去動手完成，而不是單純的只靠理論就能學好的，它不像文學，管理等的學科只要將課本上和老師講的知識掌握了就算是學會了這門學科[2]。電子設(shè)計自動化是一門純理科性質(zhì)的學科，它需要在實踐中發(fā)現(xiàn)問題和學習知識。所以，許多高校專門為這門學科設(shè)立了實驗課程,在實驗課上學生可以使用實驗中的程序和軟件自己設(shè)計電路，自己完善設(shè)計作品。電子設(shè)計自動化需要用到計算機和許多高科技的東西，這些東西的價格十分昂貴，一些儀器也需要很多的錢才能購買得起。所以在建立電子自動化實驗系統(tǒng)后，要對其進行充分的開發(fā)和利用，設(shè)計一些快捷有效的途徑，來減少在使用過程中對材料的使用次數(shù)，這樣就能節(jié)省一些資金。電子設(shè)計自動化實驗系統(tǒng)發(fā)揮的作用是非常強大的，它不僅讓人民在其中學到該有的知識，還可以對一些電路進行檢驗，檢驗其是否合格與有效，正是因為該系統(tǒng)所含有的高技能和高有用性，讓電子設(shè)計自動化實驗系統(tǒng)的建立充滿難題，只有真正有技術(shù)的才能將該系統(tǒng)進行開發(fā)和建立。許多高校在該課程上的教學能力以及電子工程師本人的能力，最重要的一個衡量標準就是是否對電子設(shè)計自動化實驗系統(tǒng)進行了開發(fā)和利用，其使用系統(tǒng)是否有先進的設(shè)備和軟件，包括其系統(tǒng)的硬件和軟件等[3]。電子設(shè)計自動化在很多領(lǐng)域都有其運用，因為它可是實現(xiàn)自動化，并且含有高的穩(wěn)定性，甚至可以完成人類親手無法完成的工作，這樣就節(jié)約很多的勞動力，也降低了作業(yè)的危險性。對該系統(tǒng)進行開發(fā)，就可以更多的完成一些其他高危險率和高勞動量的工作。在這個以科技進步為主的世界，更多的對相關(guān)項目進行創(chuàng)新和開發(fā)，才能讓國家的實力有明顯的提升。
2電子設(shè)計自動化實驗系統(tǒng)的主要內(nèi)容和開發(fā)
2.1電子設(shè)計自動化技術(shù)內(nèi)容
電子設(shè)計自動化實驗系統(tǒng)在電子設(shè)計上的作用是無可比擬的，它的用途體現(xiàn)在多個方面。該系統(tǒng)的開發(fā)是讓其往更加全面具體，高效快速的方面發(fā)展。電子設(shè)計自動化實驗系統(tǒng)可以運用于電子設(shè)計自動化教學及一些科學實驗的項目開發(fā)。電子設(shè)計自動化通過從計算機內(nèi)部進行設(shè)計，從界面上進行表現(xiàn)的一種工具，糅合了計算機編程，計算機圖形學，數(shù)學物理，以及人工智能等各種基礎(chǔ)計算機知識和高科技技術(shù)等的精華，將這些結(jié)合在一起形成了一個新興的高智能的軟件工具。它已經(jīng)被廣泛應用電子的各個方面，如于通信系統(tǒng)的開發(fā)，集成電路的版圖設(shè)計，電子電路的設(shè)計，印刷電路板的設(shè)計和可編程器件的編程等。所以，不難看出，電子設(shè)計自動化技術(shù)一般包括軟件設(shè)計工具，硬件描述語言，實驗開發(fā)系統(tǒng)和可編程邏輯器件。
2.2電子設(shè)計自動化實驗系統(tǒng)環(huán)境的建立和開發(fā)原則
對于高校來說，電子設(shè)計自動化實驗系統(tǒng)的建立與開發(fā)，需要遵循一些原則和注意事項，才能讓該系統(tǒng)發(fā)揮其所有作用。首先，需要建設(shè)一個一流的系統(tǒng)環(huán)境，要有可以過關(guān)的硬件和軟件設(shè)置，擁有最先進的計算機技術(shù)和有能力的指導，才能滿足學生的所有需求。有的電子設(shè)計自動化實驗系統(tǒng)的建立沒有先進的技術(shù)，也沒有正確的指導，使得使用的人們無法正常完成自己的實驗，白白浪費了很多的資源和材料。其次，對于建設(shè)和開發(fā)需要使用到的設(shè)備和儀器必須有嚴格的質(zhì)量把關(guān)，那些由質(zhì)量問題的儀器要堅決更換和不使用，這樣才能保證在以后的使用中不會因為儀器和設(shè)備的問題使項目和實驗功虧一簣，或是讓實驗結(jié)果出現(xiàn)誤差及延誤。同時，還要借鑒先進的經(jīng)驗，去那些建立得好的高校和試驗站取經(jīng)，交流經(jīng)驗，或是去國外引進新的技術(shù)和開發(fā)軟件，這樣會使該系統(tǒng)在建立中少走一些彎路。最后，最重要的是要進行自我開發(fā)和創(chuàng)新，鼓勵學生和老師對該系統(tǒng)的開發(fā)，設(shè)計出更好的技術(shù)和軟件，才能促進科技的發(fā)展。在進行試驗和項目時，要注意勤儉節(jié)約，不要浪費，對于那些不用的可以試著去改裝，讓其變得有用。在電子設(shè)計自動化實驗系統(tǒng)建好后，可以開放給所有感興趣的學生進行實驗，老師在一旁進行指導，好的環(huán)境氛圍對于學生的學習起著至關(guān)重要的作用。這些原則的遵守可以讓電子設(shè)計自動化實驗系統(tǒng)的建立更加順利。
2.3電子設(shè)計自動化實驗系統(tǒng)的硬件開發(fā)設(shè)計舉例
電子設(shè)計自動化實驗開發(fā)系統(tǒng)硬件開發(fā)也是一個炙手可熱的科技上的創(chuàng)新，一個好的的硬件對于該實驗系統(tǒng)的安全性和運行性有著不可替代的作用，硬件系統(tǒng)包括基本的計算機和其他器件等。例如現(xiàn)在較為運用廣泛的器件是FPGA/CPLD器件，它可以提供計算機在進行電路設(shè)計時有一個具體的編程環(huán)境，F(xiàn)PGA/CPLD器件的組成較為復雜，包括很多不同功能的模塊和電路。對于該系統(tǒng)的硬件在引進其他先進的設(shè)備的同時，也可以借鑒他人的先進技術(shù)，改革創(chuàng)新，研究屬于自己硬件。
2.4電子設(shè)計自動化實驗系統(tǒng)的軟件開發(fā)
該系統(tǒng)的軟件主要是指可編程邏輯器件，用于對電路的編程和自動化的實現(xiàn)，對于該軟件的開發(fā)有很多的技術(shù)軟件可以使用。如現(xiàn)在比較流行的是FPGAAExpressh等用于開發(fā)芯片的軟件，這種軟件可以實現(xiàn)多種功能，它的邏輯綜合與布線能力很強，在電路設(shè)計時，電路線路在計算機上的圖線非常清晰和顏色鮮明，同時它可以自動儲存及方便邏輯仿真功能。一些公司根據(jù)該系統(tǒng)原則與使用條件，發(fā)明了更加先進的開發(fā)軟件，為開發(fā)提供的無限的可能和便利。
3結(jié)語
