智能卡芯片中ESD的設(shè)計(jì)
作者：馬和良 聚辰半導(dǎo)體股份有限公司; 上海200120
摘要：在智能卡的設(shè)計(jì)中,集成電路器件特征尺寸變得越來(lái)越小。目前主流的工藝是130 nm和90 nm,所面臨的靜電放電(ESD,Electro Static Discharge)挑戰(zhàn)也越來(lái)越嚴(yán)峻?；贓SD研究背景,ESD故障機(jī)制和放電模型,ESD器件保護(hù)以及器件在布局上的ESD性能,對(duì)設(shè)計(jì)的ESD器件進(jìn)行TLP實(shí)測(cè),得出的結(jié)論在芯片的ESD設(shè)計(jì)中具有重要的參考意義。
注：因版權(quán)方要求，不能公開(kāi)全文，如需全文，請(qǐng)咨詢(xún)雜志社
相關(guān)熱門(mén)期刊
