基于FPGA的電子密碼鎖控制電路設(shè)計(jì)
作者：熊軍洲 重慶電子工程職業(yè)學(xué)院電子與物聯(lián)網(wǎng)學(xué)院; 重慶401331
摘要：按照電子密碼鎖的基本設(shè)計(jì)要求提出了一種基于FPGA的電子密碼鎖設(shè)計(jì)方案,采用硬件描述語言Verilog HDL實(shí)現(xiàn),設(shè)計(jì)電路主要由分頻模塊、輸入處理模塊、控制模塊、處理計(jì)算模塊及顯示驅(qū)動(dòng)模塊組成.利用QuartusII+Modelsim方式從密碼設(shè)置、密碼正確解鎖、清除輸入、密碼錯(cuò)誤、電路報(bào)警方面對(duì)設(shè)計(jì)電路進(jìn)行仿真驗(yàn)證.結(jié)果表明,基于FPGA設(shè)計(jì)的電子密碼鎖具有高效可靠、安全靈活、操作簡單等優(yōu)點(diǎn).
注：因版權(quán)方要求，不能公開全文，如需全文，請咨詢雜志社
相關(guān)熱門期刊
-
省級(jí)期刊 下單國際刊號(hào)：2096-7586
國內(nèi)刊號(hào)：42-1907/C
-
-
-
